Un'”impronta digitale” di chip di silicio autorigenerante e auto-occultante per una maggiore sicurezza hardware

Un team di ricercatori della National University of Singapore (NUS) ha sviluppato una nuova tecnica che consente alle funzioni fisicamente non clonabili (PUF) di produrre output di “impronte digitali” più sicuri e unici a un costo molto basso. Questo risultato migliora il livello di sicurezza hardware anche nei sistemi di fascia bassa su chip.

Tradizionalmente, i PUF sono incorporati in diversi chip commerciali per distinguere in modo univoco un chip di silicio da un altro generando una chiave segreta, simile a un’impronta digitale individuale. Tale tecnologia previene la pirateria hardware, la contraffazione di chip e gli attacchi fisici.

Il team di ricerca del Dipartimento di Ingegneria Elettrica e Informatica della Facoltà di Ingegneria della NUS ha portato il fingerprinting dei chip di silicio a un livello superiore con due miglioramenti significativi: in primo luogo, rendendo le PUF autorigeneranti; e in secondo luogo, consentendo loro di nascondersi.

PUF autoriparanti

Nonostante la loro notevole evoluzione nell’ultimo decennio, i PUF esistenti soffrono ancora di una stabilità limitata e di un’identificazione delle impronte digitali periodicamente errata. Spesso progettati come circuiti autonomi, forniscono agli hacker ovvi punti di attacco fisico al chip.

L’instabilità viene convenzionalmente contrastata attraverso una progettazione eccessiva, come la progettazione di codici di correzione degli errori con margine per il caso peggiore, che aumenta sostanzialmente sia il costo del chip che il consumo. Inoltre, prima di procedere alla commercializzazione, i chip con PUF instabili devono prima essere identificati e scartati attraverso test approfonditi su una serie molto ampia di condizioni ambientali, aumentando ulteriormente i costi.

Per colmare le lacune, il team di ingegneri NUS ha introdotto una nuova tecnica di adattamento che utilizza sensori su chip e algoritmi di apprendimento automatico per prevedere e rilevare l’instabilità PUF. Questa tecnica regola in modo intelligente il livello regolabile di correzione al minimo necessario e produce un output PUF più sicuro e stabile. A sua volta, il nuovo approccio riporta i consumi al minimo possibile ed è in grado di rilevare condizioni ambientali anomale come temperatura, voltaggio o rumore che vengono abitualmente sfruttate dagli hacker negli attacchi fisici.

Un ulteriore vantaggio è che l’onere e il costo dei test tradizionali vengono drasticamente ridotti restringendo i casi di test richiesti. Ciò elimina la sovraprogettazione e i costi di progettazione non necessari, poiché la maggior parte dello sforzo di test può essere delegato al rilevamento e all’intelligenza disponibili su chip per tutta la durata del dispositivo.

“Il nostro approccio utilizza il rilevamento su chip e l’apprendimento automatico per consentire una previsione accurata, il rilevamento e la soppressione adattiva degli eventi di instabilità PUF. La capacità di auto-guarigione senza degrado della stabilità per l’intera durata del chip assicura una generazione affidabile di chiavi segrete al più alto livello di sicurezza, evitando al tempo stesso l’onere della progettazione e dei test nel caso peggiore, anche se quest’ultimo è effettivamente poco frequente e improbabile.Ciò riduce il costo complessivo, accorcia il time-to-market e riduce l’alimentazione del sistema per prolungare la durata della batteria, ” ha condiviso il professor Massimo Alioto, che guida il Green IC Group che è alla base di questa svolta nella sicurezza dell’hardware.

La riduzione del costo di progettazione e test dei chip è fondamentale per migliorare la sicurezza dell’hardware anche nei sistemi in silicio a basso costo e bassa potenza, come i nodi dei sensori per l’Internet delle cose (IoT), i dispositivi indossabili e i sistemi biomedici impiantabili.

Il prof. Alioto ha spiegato: “Il rilevamento su chip, così come l’apprendimento automatico e l’adattamento, ci consentono di alzare il livello della sicurezza dei chip a costi notevolmente inferiori. Di conseguenza, i PUF possono essere implementati in ogni sistema di silicio sulla terra, democratizzando la sicurezza dell’hardware anche in presenza di stretti vincoli di costo.”

Creazione di PUF auto-occultanti utilizzando un innovativo design immerso nella logica

I PUF inventati dai ricercatori mostrano anche una capacità unica nel suo genere di essere completamente immersi e nascosti all’interno della logica digitale che effettivamente proteggono. Ciò è reso possibile dalla natura prevalentemente digitale dell’architettura PUF, che consente il posizionamento, l’instradamento e l’integrazione di celle standard digitali, simili ai circuiti digitali convenzionali. Ciò riduce i costi di progettazione in quanto le tradizionali metodologie di progettazione automatizzata digitale supportate da strumenti di progettazione software commerciali possono essere applicate per progettare la PUF.

Inoltre, il design digitale PUF consente di intercalare la generazione di chiavi segrete all’interno della stessa logica che utilizza tali chiavi, come le unità crittografiche che proteggono i dati ei microprocessori che gestiscono i dati da crittografare. L’approccio immerso nella logica disperde le celle standard PUF tra le celle utilizzate per la logica digitale, in tal modo “nascondendo” o nascondendo eventuali punti di attacco espliciti per gli hacker che tentano di sondare segnali specifici del chip per ricostruire fisicamente le chiavi.

Questa capacità di occultamento aumenta lo sforzo di attacco di circa 100 volte. Aumenta inoltre il costo dell’attacco ai chip tipici a milioni di dollari con strumenti all’avanguardia, rispetto alle decine di migliaia nei PUF autonomi convenzionali.

L’innovazione è stata supportata dalle principali aziende di semiconduttori (come TSMC), dal Ministero dell’Istruzione e dalla National Research Foundation di Singapore attraverso il programma di ricerca “SOCure” a livello nazionale.

Prossimi passi

Il team di ricerca NUS continuerà a esaminare la convergenza tra architettura dei computer, sicurezza fisica e apprendimento automatico per sviluppare sistemi sicuri su chip di prossima generazione. Questa innovazione tecnologica è spinta dalla crescente esigenza di privacy e sicurezza delle informazioni, vista l’adozione sempre più pervasiva di sistemi su chip che rilevano ed elaborano informazioni personali e sensibili.

Il team sta inoltre perseguendo l’abilitazione onnipresente e a bassissimo costo della sicurezza hardware attraverso una stretta cointegrazione fisica di architetture e primitive di sicurezza con circuiti generalmente disponibili in qualsiasi sistema su un chip, che vanno dalla logica, alla memoria, ai dati all’interno del chip comunicazione e acceleratori. In definitiva, l’ultima svolta del team dovrebbe consentire la sicurezza hardware alla granularità di ogni chip di silicio, anche all’interno dei singoli sottosistemi su un chip.